


Zentralübung Rechnerstrukturen im SS 2011

Fragen des Rechnerentwurfs: Fertigung und Hardwareentwurf

David Kramer, Prof. Dr. Wolfgang Karl

Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung

21. April 2011



Klausur

- Klausurtermin: 11.08.2011, 14:00 Uhr
- Hörsäle: Gerthsen, Daimler, Benz
- Anmeldebeginn: 31.05.2011
- Anmeldeende: 07.08.2011
- Abmeldeende: 09.08.2011

- Es sind **keine** Hilfsmittel zugelassen!

- 1 Chip-Fertigung
- 2 Low-Power-Entwurf
- 3 Schaltungsentwurf mit VHDL

- Fertigung auf Wafern
 - Größe/Durchmesser des Wafers → Grundfläche
- Heraustrennen der einzelnen Chip-Plättchen (**Die**)
 - Fläche/Form des Dies → Dies per Wafer
- Endkunde erhält
 - **Chip im Gehäuse**
 - Test des Dies
 - Packaging: Einsetzen des Dies in Gehäuse (Bonding)
 - Finaler Test
 - **Die** für sog. *bond-out*
 - Die wird vom Kunden in Schaltung/Platine direkt integriert
 - Kein Packaging
 - End-Prüfung im Rahmen des Gerätetests

Kenngrößen des Wafers

- $cost_{wafer}$: Fertigungskosten des rohen Wafers (Siliziumscheibe)
- d_{wafer} : Größe/Durchmesser, liefert Fläche a_{wafer}
- $yield_{wafer}$: Ausbeute ("gute" Wafer)

Kenngrößen des Dies

- *Dies per Wafer* (dpw):
Die-Fläche a_{die} und Wafer-Area a_{wafer} korreliert

$$dpw = A - B = \frac{\pi * (d_{wafer}/2)^2}{a_{die}} - \frac{\pi * d_{wafer}}{\sqrt{2 * a_{die}}}$$

A: theoretisches Maximum

B: Verschnitt

Kenngrößen des Dies

- $yield_{Die}$: Ausbeute - Funktionsfähige Dies
- Fehlerquote (defects per unit area, $dpua$)
- Technologiekonstante (α , Maß für Komplexität bzw. Fertigungstechnologie)

$$yield_{die} = yield_{wafer} * \left(1 + \frac{dpua * a_{die}}{\alpha}\right)^{-\alpha}$$

- Fertigungskosten pro Die

$$cost_{die} = \frac{cost_{wafer}}{dpw * yield_{die}}$$

Test und Assemblierung

- Kosten
 - Die-Test: $cost_{die-test}$
 - Packaging: $cost_{packaging}$
- Packaging-Kosten beinhalten zusätzliche Test-Kosten (IC-Test, Endkontrolle)
- Endausbeute: $yield_{final}$

Gesamtkosten

- Pro integriertem Schaltkreis (IC):

$$cost_{IC} = \frac{cost_{die} + cost_{die-test} + cost_{packaging}}{yield_{final}}$$

Aufgabe 1

Eine Wafer-Fertigungsanlage soll von 200mm- auf 300mm- Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert, der zugehörige Technologiefaktor α sei 2, die Fehlerquote (*defects per unit area*) betrage $0.2/cm^2$ und die Wafer-Ausbeute (*yield*) betrage 80%. Der zu fertigende Die habe eine Fläche von $a_{die} = 4.5cm^2$.

- 1 Berechnen Sie für beide Wafergrößen die erzielbare Anzahl von Dies pro Wafer.

$$dpw = \frac{\pi * (d_{wafer} * \frac{1}{2})^2}{a_{die}} - \frac{\pi * d_{wafer}}{\sqrt{2} * a_{die}}$$

$$\begin{aligned} dpw_{200} &= \frac{\pi * (20cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 20cm}{\sqrt{2} * 4.5cm^2} \\ &= \pi * \left(\frac{10^2}{4.5} - \frac{20}{\sqrt{9}} \right) = \pi * \frac{200 - 60}{9} = \frac{140}{9} \pi (\approx 48 Dies) \end{aligned}$$

$$\begin{aligned} dpw_{300} &= \frac{\pi * (30cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 30cm}{\sqrt{2} * 4.5cm^2} \\ &= \pi * \left(\frac{450}{9} - \frac{30}{\sqrt{9}} \right) = \pi * (50 - 10) = 40\pi (\approx 125 Dies) \end{aligned}$$

Aufgabe 1

Eine Wafer-Fertigungsanlage soll von 200mm- auf 300mm- Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert, der zugehörige Technologiefaktor α sei 2, die Fehlerquote (*defects per unit area*) betrage $0.2/cm^2$ und die Wafer-Ausbeute (*yield*) betrage 80%. Der zu fertigende Die habe eine Fläche von $a_{die} = 4.5cm^2$.

- 1 Berechnen Sie für beide Wafergrößen die erzielbare Anzahl von Dies pro Wafer.

$$dpw = \frac{\pi * (d_{wafer} * \frac{1}{2})^2}{a_{die}} - \frac{\pi * d_{wafer}}{\sqrt{2} * a_{die}}$$

$$\begin{aligned} dpw_{200} &= \frac{\pi * (20cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 20cm}{\sqrt{2} * 4.5cm^2} \\ &= \pi * \left(\frac{10^2}{4.5} - \frac{20}{\sqrt{9}} \right) = \pi * \frac{200 - 60}{9} = \frac{140}{9} \pi (\approx 48 Dies) \end{aligned}$$

$$\begin{aligned} dpw_{300} &= \frac{\pi * (30cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 30cm}{\sqrt{2} * 4.5cm^2} \\ &= \pi * \left(\frac{450}{9} - \frac{30}{\sqrt{9}} \right) = \pi * (50 - 10) = 40\pi (\approx 125 Dies) \end{aligned}$$

Aufgabe 1

Eine Wafer-Fertigungsanlage soll von 200mm- auf 300mm- Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert, der zugehörige Technologiefaktor α sei 2, die Fehlerquote (*defects per unit area*) betrage $0.2/cm^2$ und die Wafer-Ausbeute (*yield*) betrage 80%. Der zu fertigende Die habe eine Fläche von $a_{die} = 4.5cm^2$.

- 1 Berechnen Sie für beide Wafergrößen die erzielbare Anzahl von Dies pro Wafer.

$$dpw = \frac{\pi * (d_{wafer} * \frac{1}{2})^2}{a_{die}} - \frac{\pi * d_{wafer}}{\sqrt{2 * a_{die}}}$$

$$\begin{aligned} dpw_{200} &= \frac{\pi * (20cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 20cm}{\sqrt{2 * 4.5cm^2}} \\ &= \pi * \left(\frac{10^2}{4.5} - \frac{20}{\sqrt{9}} \right) = \pi * \frac{200 - 60}{9} = \frac{140}{9} \pi (\approx 48 Dies) \end{aligned}$$

$$\begin{aligned} dpw_{300} &= \frac{\pi * (30cm * \frac{1}{2})^2}{4.5cm^2} - \frac{\pi * 30cm}{\sqrt{2 * 4.5cm^2}} \\ &= \pi * \left(\frac{450}{9} - \frac{30}{\sqrt{9}} \right) = \pi * (50 - 10) = 40 \pi (\approx 125 Dies) \end{aligned}$$

Aufgabe 1 (forts.)

Eine Wafer-Fertigungsanlage soll von 200mm- auf 300mm- Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert, der zugehörige Technologiefaktor α sei 2, die Fehlerquote (*defects per unit area*) betrage $0.2/cm^2$ und die Wafer-Ausbeute (*yield*) betrage 80%. Der zu fertigende Die habe eine Fläche von $a_{die} = 4.5cm^2$.

- 2 Errechnen Sie den Die-Yield für die gegebenen Parameter.

$$yield_{die} = yield_{wafer} * (1 + \frac{dpua * a_{die}}{\alpha})^{-\alpha}$$

$$yield_{die} = 0.8 * (1 + \frac{0.2 * 4.5}{2})^{-2} = 0.8 * 0.476 = 0.38$$

Aufgabe 1 (forts.)

Eine Wafer-Fertigungsanlage soll von 200mm- auf 300mm- Wafer umgestellt werden. Der Fertigungsprozess wird hierbei nicht verändert, der zugehörige Technologiefaktor α sei 2, die Fehlerquote (*defects per unit area*) betrage $0.2/cm^2$ und die Wafer-Ausbeute (*yield*) betrage 80%. Der zu fertigende Die habe eine Fläche von $a_{die} = 4.5cm^2$.

- 2 Errechnen Sie den Die-Yield für die gegebenen Parameter.

$$yield_{die} = yield_{wafer} * (1 + \frac{dpua * a_{die}}{\alpha})^{-\alpha}$$

$$yield_{die} = 0.8 * (1 + \frac{0.2 * 4.5}{2})^{-2} = 0.8 * 0.476 = 0.38$$

Aufgabe 1 (forts.)

- 3 Errechnen Sie die Kosten pro Die für 200mm und 300mm-Technologie unter der Annahme, dass ein 200mm-Wafer 150 Euro kostet und ein 300mm-Wafer 300 Euro.

$$cost_{die} = \frac{cost_{wafer}}{dpw * yield_{die}}$$

Berechnet: $dpw_{200} = 48$, $dpw_{300} = 125$, $yield_{die} = 0,38$

$$cost_{200} = \frac{150}{48 * 0.38} = 8.22 Euro$$

$$cost_{300} = \frac{300}{125 * 0.38} = 6.32 Euro$$

Aufgabe 1 (forts.)

- 3 Errechnen Sie die Kosten pro Die für 200mm und 300mm-Technologie unter der Annahme, dass ein 200mm-Wafer 150 Euro kostet und ein 300mm-Wafer 300 Euro.

$$cost_{die} = \frac{cost_{wafer}}{dpw * yield_{die}}$$

Berechnet: $dpw_{200} = 48$, $dpw_{300} = 125$, $yield_{die} = 0,38$

$$cost_{200} = \frac{150}{48 * 0.38} = 8.22 Euro$$

$$cost_{300} = \frac{300}{125 * 0.38} = 6.32 Euro$$

Aufgabe 1 (forts.)

- 3 Errechnen Sie die Kosten pro Die für 200mm und 300mm-Technologie unter der Annahme, dass ein 200mm-Wafer 150 Euro kostet und ein 300mm-Wafer 300 Euro.

$$cost_{die} = \frac{cost_{wafer}}{dpw * yield_{die}}$$

Berechnet: $dpw_{200} = 48$, $dpw_{300} = 125$, $yield_{die} = 0,38$

$$cost_{200} = \frac{150}{48 * 0.38} = 8.22 Euro$$

$$cost_{300} = \frac{300}{125 * 0.38} = 6.32 Euro$$

Aufgabe 1 (forts.)

- 4 Berechnen Sie basierend auf den errechneten Werten der vorherigen Aufgabenteile die durch die Umstellung auf 300mm-Wafer erzielte Kostenreduzierung pro IC. Die Kosten für das Packaging pro IC betragen 75 Cent, der Kostenanteil für Testen des einzelnen Dies sei 1 Euro und die Gesamtausbeute sei 75%.

$$cost_{ic} = \frac{cost_{die} + cost_{test} + cost_{pkg}}{yield_{final}}$$

$$cost_{ic200} = \frac{8.22 + 1 + 0.75}{0.75} = \frac{9.97 * 4}{3} = 13.29 Euro$$

$$cost_{ic300} = \frac{6.32 + 1 + 0.75}{0.75} = \frac{8.07 * 4}{3} = 10.76 Euro$$

$$Einsparung: 13.29 - 10.76 = 2.53 Euro$$

Kostensenkung um

$$(1 - \frac{13.29}{10.76}) * 100\% = 100\% - 80.9\% = 19,1\%$$

Aufgabe 1 (forts.)

- 4 Berechnen Sie basierend auf den errechneten Werten der vorherigen Aufgabenteile die durch die Umstellung auf 300mm-Wafer erzielte Kostenreduzierung pro IC. Die Kosten für das Packaging pro IC betragen 75 Cent, der Kostenanteil für Testen des einzelnen Dies sei 1 Euro und die Gesamtausbeute sei 75%.

$$cost_{ic} = \frac{cost_{die} + cost_{test} + cost_{pkg}}{yield_{final}}$$

$$cost_{ic200} = \frac{8.22 + 1 + 0.75}{0.75} = \frac{9.97 * 4}{3} = 13.29 Euro$$

$$cost_{ic300} = \frac{6.32 + 1 + 0.75}{0.75} = \frac{8.07 * 4}{3} = 10.76 Euro$$

$$Einsparung: 13.29 - 10.76 = 2.53 Euro$$

Kostensenkung um

$$(1 - \frac{13.29}{10.76}) * 100\% = 100\% - 80.9\% = 19,1\%$$

Aufgabe 1 (forts.)

- 4 Berechnen Sie basierend auf den errechneten Werten der vorherigen Aufgabenteile die durch die Umstellung auf 300mm-Wafer erzielte Kostenreduzierung pro IC. Die Kosten für das Packaging pro IC betragen 75 Cent, der Kostenanteil für Testen des einzelnen Dies sei 1 Euro und die Gesamtausbeute sei 75%.

$$cost_{ic} = \frac{cost_{die} + cost_{test} + cost_{pkg}}{yield_{final}}$$

$$cost_{ic200} = \frac{8.22 + 1 + 0.75}{0.75} = \frac{9.97 * 4}{3} = 13.29 Euro$$

$$cost_{ic300} = \frac{6.32 + 1 + 0.75}{0.75} = \frac{8.07 * 4}{3} = 10.76 Euro$$

$$Einsparung: 13.29 - 10.76 = 2.53 Euro$$

Kostensenkung um

$$(1 - \frac{13.29}{10.76}) * 100\% = 100\% - 80.9\% = 19,1\%$$

- 1 Chip-Fertigung
- 2 Low-Power-Entwurf
- 3 Schaltungsentwurf mit VHDL

Leistungsverbrauch

- $P_{total} = P_{switching} + P_{shortcircuit} + P_{static} + P_{leakage}$
 - $P_{switching}$: Leistungsaufnahme durch Umladen der kapazitiven Last
 - Schaltleistung: $P_{switching} = C_{eff} * U^2 * f$
 - $P_{shortcircuit}$: Leistungsaufnahme aufgrund von Kurzschluss im CMOS-Gatter bei Zustandsänderung
 - $P_{leakage}$: Leckströme
 - P_{static} : Statische Leistungsaufnahme der Schaltung

Zusammenhänge

- Miniaturisierung steigert Einfluss des Leckstroms
- Temperaturerhöhung steigert Einfluss der Leckstroms
- $P \sim U^2 * f$: Abhängigkeiten, Steigerungsraten
- $U \sim f \Rightarrow$ „Kubus-Regel“: $P \sim U^3$

Aufgabe a)

Die Kernspannung von Prozessoren ist seit den 80er Jahren von 5V auf 0.8V gesenkt worden. Im gleichen Zeitraum stieg die Frequenz von 1MHz auf 3GHz.

- Was bedeutet dies für die aufgenommene elektrische Leistung?

Lösung

- Spannungsabsenkung: $5V \rightarrow 0.8V \Rightarrow U^2: 25 \rightarrow 0.64$ (Faktor 39.06)
- Frequenzerhöhung: $1MHz \rightarrow 3GHz$: Faktor 3000
- Aus $P \sim U^2 * f$ resultiert eine Zunahme der elektrischen Leistung um den Faktor $3000/39.06 \approx 76.8$.

Aufgabe a)

Die Kernspannung von Prozessoren ist seit den 80er Jahren von 5V auf 0.8V gesenkt worden. Im gleichen Zeitraum stieg die Frequenz von 1MHz auf 3GHz.

- Was bedeutet dies für die aufgenommene elektrische Leistung?

Lösung

- Spannungsabsenkung: $5V \rightarrow 0.8V \Rightarrow U^2: 25 \rightarrow 0.64$ (Faktor 39.06)
- Frequenzerhöhung: $1MHz \rightarrow 3GHz$: Faktor 3000
- Aus $P \sim U^2 * f$ resultiert eine Zunahme der elektrischen Leistung um den Faktor $3000/39.06 \approx 76.8$.

Aufgabe b)

Beim Übertakten von Prozessoren erhöht man häufig die Kernspannung.

- Warum erhöht man die Spannung?
- Wie fließt die Kernspannungserhöhung in die Leistungsaufnahme ein und was bedeutet dies?

Lösung

- Steilere Flanken nötig und über höhere Spannung möglich
- Mit mehr Spannung ergibt schnelleres Laden von C_{eff} steilere Flanken
- $P_{switching} = C_{eff} * U^2 * f$
- Nachteil: Spannungsbeitrag wird quadratisch errechnet

Aufgabe b)

Beim Übertakten von Prozessoren erhöht man häufig die Kernspannung.

- Warum erhöht man die Spannung?
- Wie fließt die Kernspannungserhöhung in die Leistungsaufnahme ein und was bedeutet dies?

Lösung

- Steilere Flanken nötig und über höhere Spannung möglich
- Mit mehr Spannung ergibt schnelleres Laden von C_{eff} steilere Flanken
- $P_{switching} = C_{eff} * U^2 * f$
- Nachteil: Spannungsbeitrag wird quadratisch errechnet

Aufgabe c)

Welcher Bestandteil der Leistungsaufnahme war früher vernachlässigbar, spielt heute jedoch eine überaus zentrale Rolle?

Lösung

- Aufgrund immer weiterer Verfeinerung der Strukturen spielen mittlerweile die Leckströme eine erhebliche Rolle bei der Leistungsaufnahme.
- Leckströme sind ursächlich daran schuld, dass die bisher erfahrene Verkleinerung der Strukturen nicht automatisch zu einer signifikanten Reduzierung der Stromaufnahme führt (und damit eine gesteigerte Taktung ermöglicht).
- Leckströme steigen mit höherer Temperatur.

Aufgabe c)

Welcher Bestandteil der Leistungsaufnahme war früher vernachlässigbar, spielt heute jedoch eine überaus zentrale Rolle?

Lösung

- Aufgrund immer weiterer Verfeinerung der Strukturen spielen mittlerweile die Leckströme eine erhebliche Rolle bei der Leistungsaufnahme.
- Leckströme sind ursächlich daran schuld, dass die bisher erfahrene Verkleinerung der Strukturen nicht automatisch zu einer signifikanten Reduzierung der Stromaufnahme führt (und damit eine gesteigerte Taktung ermöglicht).
- Leckströme steigen mit höherer Temperatur.

Statistische Verfahren (Schaltwahrscheinlichkeiten) im Low-Power-Bereich von Bedeutung

Signalwahrscheinlichkeit - Beispiel: UND-Gatter

Gegeben sei ein UND-Gatter mit zwei Eingängen. Die Eingabewerte 0, 1 seien gleichverteilt.

- UND: 1 wenn beide Eingänge 1, sonst 0
- **Signalwahrscheinlichkeit**
4 Möglichkeiten (00, 01, 10, 11), davon eine mit Ausgang „1“:
somit $\mathbb{P}(\text{Ausgang} = 1) = \frac{1}{4}$, $\mathbb{P}(\text{Ausgang} = 0) = \frac{3}{4}$
- Berechnung von $\mathbb{P}(1)$ bzw. $\mathbb{P}(0)$ auch über boolesche Funktion möglich: $\mathbb{P}(1) = \mathbb{P}(a = 1 \wedge b = 1) = \frac{1}{2} * \frac{1}{2} = \frac{1}{4}$

Schaltwahrscheinlichkeit - Allgemeine Formel

Wahrscheinlichkeit, dass Gatter schaltet

$$\begin{aligned} \blacksquare \mathbb{P}_{Schalt} &= \mathbb{P}(0 \rightarrow 1 \vee 1 \rightarrow 0) \\ &= \mathbb{P}(0 \rightarrow 1) + \mathbb{P}(1 \rightarrow 0) \\ &= \mathbb{P}(0) * \mathbb{P}_{neu}(1) + \mathbb{P}(1) * \mathbb{P}_{neu}(0) \\ &= \mathbb{P}(0) * \mathbb{P}(1) + \mathbb{P}(0) * \mathbb{P}(1) \\ &= 2 * \mathbb{P}(1) * \mathbb{P}(0) \\ &= 2 * \mathbb{P}(1) * (1 - \mathbb{P}(1)) \end{aligned}$$

Aufgabe d) ODER-Gatter

Zur Ermittlung der Schaltwahrscheinlichkeit einer Schaltung wird häufig ein statistisches Modell herangezogen. Geben Sie eine allgemeine Formel zur Berechnung der Schaltwahrscheinlichkeit $\mathbb{P}_{Schalt}$ an und berechnen Sie diese für ein ODER-Gatter mit $\mathbb{P}_{Eingang\ 1} = \frac{1}{4}$ und $\mathbb{P}_{Eingang\ 2} = \frac{3}{4}$.

Allgemeine Formel

$$\mathbb{P}_{Schalt} = 2 * \mathbb{P}(1) * (1 - \mathbb{P}(1))$$

Aufgabe d) ODER-Gatter

Zur Ermittlung der Schaltwahrscheinlichkeit einer Schaltung wird häufig ein statistisches Modell herangezogen. Geben Sie eine allgemeine Formel zur Berechnung der Schaltwahrscheinlichkeit $\mathbb{P}_{Schalt}$ an und berechnen Sie diese für ein ODER-Gatter mit $\mathbb{P}_{Eingang\ 1} = \frac{1}{4}$ und $\mathbb{P}_{Eingang\ 2} = \frac{3}{4}$.

Allgemeine Formel

$$\mathbb{P}_{Schalt} = 2 * \mathbb{P}(1) * (1 - \mathbb{P}(1))$$

Allgemeine Formel

$$\mathbb{P}_{Schalt} = 2 * \mathbb{P}(1) * (1 - \mathbb{P}(1))$$

Aufgabe d) - ODER-Gatter

Signalwahrscheinlichkeit:

$$\mathbb{P}_{Ausgang}(1) = 1 - \mathbb{P}_{Ausgang}(0)$$

$$\mathbb{P}_{Ausgang}(1) = 1 - \frac{1}{4} * \frac{3}{4} = \frac{13}{16}$$

Schaltwahrscheinlichkeit:


$$\mathbb{P}_{Schalt} = 2 * \mathbb{P}(1) * (1 - \mathbb{P}(1))$$

$$\mathbb{P}_{Schalt} = 2 * \frac{13}{16} * (1 - \frac{13}{16}) = \frac{2*13*3}{16*16} = \frac{39}{128}$$


Aufgabe e) Auswirkung von Schaltwahrscheinlichkeiten

- Inwiefern unterscheiden sich die folgenden Schaltungen hinsichtlich ihres Schaltverhaltens und Leistungsverbrauchs?
- $\mathbb{P}_{\text{Eingangssignal}=1} = \mathbb{P}_{\text{Eingangssignal}=0} = 0.5$

Variante 1:



Variante 2:



Aufgabe e)

Variante 1:

- Signalwahrscheinlichkeit linker UND-Gatter:

$$\mathbb{P}_{links}(1) = \frac{1}{2} * \frac{1}{2} = \frac{1}{4}$$


- Schaltwahrscheinlichkeit: $\mathbb{P}_{Schalt\ links} = 2 * \frac{1}{4} * \frac{3}{4} = \frac{3}{8}$

- Signalwahrscheinlichkeiten für Eingänge des rechten Gatters = Ausgangssignalwahrscheinlichkeiten der linken Gatter

$$\Rightarrow \mathbb{P}_{rechts}(1) = \frac{1}{4} * \frac{1}{4} = \frac{1}{16}$$

- $\mathbb{P}_{Schalt\ rechts} = 2 * \frac{1}{16} * \frac{15}{16} = \frac{15}{128}$

$$\mathbb{P}_{Schalt\ gesamt} = \frac{3}{8} + \frac{3}{8} + \frac{15}{128} = \frac{111}{128}$$



Aufgabe e)

Variante 2:


■ Signalwahrscheinlichkeit: $\mathbb{P}_{links}(1) = \frac{1}{2} * \frac{1}{2} = \frac{1}{4}$
Schaltwahrscheinlichkeit: $\mathbb{P}_{Schalt\ links} = 2 * \frac{1}{4} * \frac{3}{4} = \frac{3}{8}$

■ $\mathbb{P}_{mitte}(1) = \frac{1}{2} * \frac{1}{4} = \frac{1}{8}$
 $\mathbb{P}_{Schalt\ mitte} = 2 * \frac{1}{8} * \frac{7}{8} = \frac{7}{32}$

■ $\mathbb{P}_{rechts}(1) = \frac{1}{2} * \frac{1}{8} = \frac{1}{16}$


■ $\mathbb{P}_{Schalt\ rechts} = 2 * \frac{1}{16} * \frac{15}{16} = \frac{15}{128}$

■ $\mathbb{P}_{Schalt\ gesamt} = \frac{3}{8} + \frac{7}{32} + \frac{15}{128} = \frac{91}{128}$




Auswirkung von Schaltwahrscheinlichkeiten

Variante 1:



- $\mathbb{P}_{Schalt\ gesamt} = \frac{111}{128}$
- Höherer Leistungsverbrauch
- Geringere Durchlaufzeit

Variante 2:



- $\mathbb{P}_{Schalt\ gesamt} = \frac{91}{128}$
- Geringerer Leistungsverbrauch
- Höhere Durchlaufzeit

- 1 Chip-Fertigung
- 2 Low-Power-Entwurf
- 3 Schaltungsentwurf mit VHDL

Einführung in VHDL

- Hardwarebeschreibungssprache
- Vom US-Verteidigungsministerium zur Dokumentation ins Leben gerufen
- Basiert auf Ada
- Zerlegung einer Hardwarebeschreibung in
 - Schnittstellendefinition (Entity)
 - Beschreibung (Architecture): Strukturell, Verhalten oder Mischung

VHDL-Beschreibung: Signale, Operatoren, Syntax

- Signale zur Verbindung von Anschlüssen und Signalen
- Signale speichern auch Werte
- Signale haben einen Typ
- Zuweisung gültig **nach** Abarbeitung **aller** Operationen des umfassenden Blocks
- Auf Typen sind Operatoren definiert: `and`, `nand`, `+`, `-` ...
- Somit arithmetische und logische Operationen ausführbar:

```
signal a, b, c: bit;  
a <= '1'; b <= '0';  
c <= a and b;
```

Kontrollfluss

- Generell parallele Abarbeitung
- Sequenzialisierung zumeist **explizit**
- Kontrollfluss:
 - `if ... then begin ... end;`
 - `case signalname is`
 - `when caseA => ...`
 - `when others => ...`
 - `end case;`
 - `a <= b when c='1' else '1';`

Aufgabe a) Signale und boolesche Funktionen

Erstellen Sie je eine VHDL-Beschreibung der XOR-Funktion mittels

- Bibliotheksaufruf
- Beschreibung der Funktion
- boolescher Beschreibung
- Wertetabelle

Welche weiteren Alternativen finden sich?

Einladen benötigter Bibliotheken

```
library IEEE;  
use IEEE.std_logic_1164.all;
```

Lösung: Bibliotheksaufruf

```
c <= a XOR b;
```

Lösung: Beschreibung der Funktion

```
c <= '0' when a=b else '1';
```

bzw.

```
if ((a='1' and b='1') or (a='0' and b='0')) then  
    c <= '0';  
else  
    c <= '1';  
end if;
```

Lösung: boolesche Beschreibung

```
c <= (not(a) and b) or (a and not(b));
```

Lösung: Wertetabelle

```
c <= '0' when a='0' and b='0' else  
    '1' when a='0' and b='1' else  
    '1' when a='1' and b='0' else  
    '0' when a='1' and b='1';
```

Lösung: Alternative

```
if (a='0') then  
    c <= b;  
else  
    c <= not b;  
end if;
```

Aufgabe b) Verhaltensbeschreibung

Eine zu entwickelnde Zählerschaltung soll folgendes Verhalten aufweisen:

- Ein low-aktives Rücksetzsignal löscht den Zähler.
- Über ein Richtungssignal wird bestimmt, ob der Zähler mit der steigenden Flanke eines Taktsignals aufwärts (=0) oder abwärts (=1) zählt.
- Es wird nur gezählt, wenn der Zähler mit einem high-aktiven Aktivierungssignal freigeschaltet ist.
- Der Zähler soll 64 Zählschritte ausführen können.
- Ein low-aktives Freigabesignal entscheidet, ob der Zählerausgang auf einen gemeinsamen Bus gelegt werden soll; bei nicht erfolgter Freigabe werden die Ausgabeleitungen in den Tristate-Zustand geschaltet.

Erstellen Sie die zugehörige **Schnittstellenbeschreibung** und formulieren Sie die entsprechende Verhaltensbeschreibung in VHDL.

Schnittstellenbeschreibung

- **Entity** beschreibt Ein-/Ausgabeschnittstelle
- Angabe der Schnittstellen über `Port`
- Richtung und Type der Ports
- Pro Modul nur eine Entity erlaubt
- Parametrisierung über `Generic` möglich

Lösung: Schnittstellenbeschreibung

```
entity Counter is
  port (
    clk, n_rst : in  std_logic;
    direction   : in  std_logic;
    enable      : in  std_logic; --enable circuit
    select_n    : in  std_logic; --read counter value
    value       : out std_logic_vector(5 downto 0)
  );
end entity;
```

Erstellen Sie die zugehörige Schnittstellenbeschreibung und formulieren Sie die entsprechende **Verhaltensbeschreibung** in VHDL.

Verhaltensbeschreibung

- Implementierung der Funktionalität eines (Teil-)Moduls
 - In der **Architecture**
- „Berechnung“ der Ausgangssignalwerte anhand der Eingangssignale und des intrinsischen Zustands
- Prozesse zur Bündelung
 - Alle Prozesse laufen prinzipiell parallel
- Nebenläufige / Asynchrone Zuweisungen

Lösung: Verhaltensbeschreibung

Problemfall: `value` ist als reines Ausgabesignal deklariert und kann nicht als eigentlicher Zähler verwendet werden. In der Verhaltensbeschreibung muss zusätzlich der eigentliche Zähler als Signal deklariert werden. Die Ausgabe des Zählers erfolgt außerhalb des Prozesses.

```
architecture arch_counter of counter is
    signal count: unsigned(5 downto 0); -- 64 Zustände
begin

    -- Ausgabe
    value <= std logic vector(count) when ena='0'
            else (others=>'Z');

end architecture;
```

Erstellen Sie die zugehörige Schnittstellenbeschreibung und formulieren Sie die entsprechende **Verhaltensbeschreibung** in VHDL.

VHDL-Prozesse

- Implementierung einer/der (Teil-)Funktionalität
- Reagieren auf Ereignisse in Sensibilitätsliste:
`process (clk, rst, data_in)`
- Zustand häufig über Zustandsautomaten gehandhabt
- Verwendung logischer und arithmetischer Operatoren
- if/case/when zur Kontroll- und Datenflusssteuerung

Lösung: Verhaltensbeschreibung

Prozess zerfällt in asynchrones Rücksetzen und eigentlichen Zählvorgang.

```
p_counter:
process (n_rst, clk,
        direction,
        enable)
begin
    -- asynchronous reset
    if n_rst='0' then
        count <= 0;

    -- counting function
    elsif clk'event and clk='1' then

        -- counter enabled?
        if enable = '1' then

            -- counting direction
            if direction='0' then
                count <= count+1;
            else
                count <= count-1;
            end if;
        end if;
    end if;
end process;
```

Aufgabe: Über-/Unterlaufsfunktion

Der Zähler soll um eine Über-/Unterlaufsfunktion ergänzt werden, d.h. beim Wechsel von 63 zu 0 (Aufwärtszählen) bzw. 0 zu 63 (Abwärtszählen) wird für die Dauer eines Taktes ein Anzeigesignal ausgegeben. Hierbei soll das Rücksetzsignal nicht fälschlicherweise das Überlaufssignal auslösen. In der Entity sei hierzu das zusätzliche Signal `ovl` vom Typ `std_logic` mit Modus `out` deklariert.

- Erweitern Sie die Verhaltensbeschreibung aus der vorherigen Teilaufgabe um eine Lösung, bei der das Überlaufssignal außerhalb des Prozesses erzeugt wird.

Lösung: Über-/Unterlaufsfunktion

Da eine Abfrage auf Zählerstand 0 auch im Reset-Fall auslösen würde, ist hier eine Lösung zu finden, um festzustellen, ob tatsächlich ein Über-/Unterlauf stattfand. Hierzu wird das niedrigstwertige Bit des Zählers gespeichert und in den Test auf Zählerstand 0 miteinbezogen. Im Unterschied zum nachfolgenden Aufgabenteil kann hier direkt auf den entsprechenden Zählerstand verglichen werden. Bezüglich der Komplexität der Abfrage ändert sich nichts.

```
architecture arch_counter_ovl2 of counter is
    signal count : unsigned(5 downto 0);
    signal store : std_logic; -- Zustandsspeicher
begin
```

```
p_counter: process(n_rst, clk, direction, enable)
begin
    -- asynchrones Rücksetzen
    if n_rst='0' then
        count <= 0; -- unsigned
        store <= '0';

    -- Zählfunktion
    elsif clk'event and clk='1' then

        -- Bit 0 des Zählers merken
        store <= count(0);

        -- Zähler selektiert?
        if enable='1' then
```

```
-- Zählrichtung
if direction='0' then
    count <= count+1;
else
    count <= count-1;
end if;

end if;

end process;
```

```
-- Über/Unterlauf?  
ovl<='1' when count="000000" and store='1' and direction='0'  
      else '1' when count="111111" and direction='1'  
      else '0';  
  
-- Ausgabe  
value <= std_logic_vector(count) when select_n='0'  
        else (others=>'Z');  
  
end architecture;
```

Aufgabe c) VHDL-Entwurfsprozeß

- Realisierung einer Fourier-Transformation
- Durchführung von
 - Datenverfeinerung
 - Strukturverfeinerung
 - Verhaltensverfeinerung

Aufgabe c) VHDL-Entwurfsprozeß

Datenverfeinerung:

- Realisierung abstrakter Datentypen durch einfachere Datentypen
- Synthese: Binärer Datentyp bzw. erweiterter binärer Datentyp (incl. Tri-state-Zustand, `std_logic`)

Datenverfeinerung und Schnittstellenbeschreibung

- Stream kann nicht direkt modelliert werden
- Passende Schnittstelle:
Daten, Gültigkeitsanzeige, Aufnahmebereitschaft, Stream-Ende

Lösung: Schnittstellenbeschreibung

```
entity DFT_top is
  generic (
    C_DATA_SIZE : integer := 16 -- Parametrisierbare Datengröße
  );
  port (
    clk      : in  std_logic;
    rst_n    : in  std_logic; -- low-aktives Rücksetzen
    en       : in  std_logic; -- Aktivierungssignal


    -- Eingangs-Stream
    data      : in  std_logic_vector(C_DATA_SIZE-1 downto 0);
    valid     : in  std_logic;
    not_full  : out std_logic;
    eos       : in  std_logic
  );
end entity;
```

VHDL-Entwurfsprozess

Strukturverfeinerung:

Realisierung einer spezifizierten Funktion durch Verschaltung von Komponenten mit einfacherer Funktionalität

Lösung: Architektur



(roter Pfeil: sinnvollerweise Ausgabe der transformierten Daten)

```
architecture structure of DFT_top is
    signal data_s2f      : std_logic_vector(C_DATA_SIZE-1 downto 0);
    signal valid_s2f     : std_logic;
    signal not_full_f2s  : std_logic;
    signal eos_s2f       : std_logic;

    signal not_full_i    : std_logic;

    signal rst           : std_logic;

begin

    -- buffer output ports
    not_full <= not_full_i;

    rst      <= not rst_n;
```

```
stream_instance : stream_interface
port map (
    clk          => clk;
    rst          => rst;

    --pass data to fourier instance
    data_out      => data_s2f;
    valid_out     => valid_s2f;
    not_full_in  => not_full_f2s;
    eos_out       => eos_s2f

    --new data from outside
    data_in       => data;
    valid_in      => valid;
    not_full_out  => not_full_i;
    eos_in        => eos
);

fourier_instance : DFT
port map (
    clk          => clk;
    rst          => rst;
    data         => data_s2f;
    valid        => valid_s2f;
    not_full     => not_full_f2s;
    eos          => eos_s2f
);

end structure;
```

VHDL-Entwurfsprozess

Verhaltensverfeinerung:

- Detailliertes Ausarbeiten der gewünschten Funktionalität
- Ersetzen von Black-Boxes

Behandlung/Darstellung der komplexen Einheitswurzel

- Einheitswurzel: $e^{-2\pi ik/N}$
- $e^{ix} = \cos x + i \cdot \sin x$
- N und mögliche k bekannt $\Rightarrow$ Wertetabelle anlegen für die Sinus-Werte $\sin(2k\pi/N) \quad \forall 0 \leq k < N$
- ```
type rom_type is array(integer range <>) of float;
sine_rom : rom_type(0 to N-1) := {0.0, 0.383,
 0.707, 0.924, 1.0,
 0.923 ... -0.383};
```
- Cosinus-Werte: Andere Indizierung der Tabelle

## Configuration

- Zuordnung einer Architektur zu einer Schnittstelle
- Festlegung verwendeter Architecture zu verwendeter Komponente
- Konfiguration, z.B. von Signalbreiten

## Lösung: Radix-2-Variante

- Auswahl einer passenden Architektur über Konfiguration:

```
configuration cfg of DFT_top is:
 -- for which architecture?
 for structure
 -- for which instance/component?
 for all : DFT
 -- architecture "radix2" of DFT
 use entity work.DFT(radix2);
 end for;
 end for;
end cfg;
```

## Übungsleiter

- David Kramer  
kramer@kit.edu  
0721/608-46048  
Raum 314.1

## Webseite

<https://capp.itec.kit.edu/teaching/rs/>

# **Zentralübung Rechnerstrukturen im SS 2011**

## **Fragen des Rechnerentwurfs: Fertigung und Hardwareentwurf**

David Kramer, Prof. Dr. Wolfgang Karl

Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung

21. April 2011

